48 lines
952 B
Markdown
48 lines
952 B
Markdown
|
|
# FPGA 모델기반설계
|
|
|
|
|
|
MATLAB/Simulink + HDL Coder를 사용하면 블록 다이어그램으로 설계한 후 자동으로 VHDL 또는 Verilog 코드를 생성할 수 있습니다.
|
|
|
|
이 과정을 수행하여, 모델기반 설계에 대한 실습을 진행한다.
|
|
|
|
여기서는 간단한 LED 제어를 위한 모델 기반 설계를 전체 과정을 수행하여, 전체 제작에 대한 이해를 지원한다.
|
|
|
|
|
|
### 주요흐름
|
|
|
|
```
|
|
Simulink 모델 작성
|
|
↓
|
|
HDL Coder 설정
|
|
↓
|
|
고정소수점(Fixed Point) 변환
|
|
↓
|
|
HDL Workflow Advisor 실행
|
|
↓
|
|
VHDL 생성
|
|
↓
|
|
Quartus/Vivado 합성
|
|
↓
|
|
FPGA 다운로드
|
|
|
|
```
|
|
|
|
## 응용 예제
|
|
|
|
FPGA 개발자들이 가장 많이 사용하는 자동 HDL 생성 예제는 다음과 같은 것이 있다.
|
|
|
|
|
|
- UART TX/RX
|
|
- FIR Filter
|
|
- FFT
|
|
- PID Controller
|
|
- Motor Control
|
|
- PWM Generator
|
|
- CNN AI Accelerator
|
|
- Ethernet MAC
|
|
- Video Processing Pipeline
|
|
|
|
|
|
|